如何把数字逻辑变成芯片
时间:10-02
整理:3721RD
点击:
请问使用CADENCE的工具,把已经通过FPGA验证的纯数字逻辑变成ASIC,使用CADENCE的工具,还要经过那些步骤,使用那些点工具啊
如果你的FPGA设计是用逻辑图的形式设计的,用cadence 先把电路输入进去,不过离芯片还有很大的距离。
如果是verilog/VHDL 代码,那你用synopsys 比较好。
还真的不知道用Candence怎么做,不过我们一般是用synopsys的工具。
一般的步骤是
综合--静态时序分析--布局布线
i'm very sorry
cadence and synopsys should have all the tools need.
Or you can try structure asic or altera hard copy.
综合,布局布线,后面还有一步是生产别忘了。
前端设计和后端设计,设计的步骤还是相当多的,还要反复验证!
首先通过了FPGA的验证,证明代码的功能和时序都正确
但FPGA和ASIC是不相关的
要做ASIC还必须从综合开始,再做一次
综合 --布局布线 --版图