微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > maxplus2一问

maxplus2一问

时间:10-02 整理:3721RD 点击:
请问在maxplus2中可不可以设置改变fpga芯片i/o引脚的电平规范(如LVTTL等),具体的操作是怎样的?i/o引脚的输出电平一般为多少?我测了几次,是0.1v左右,可不可以使其电平值大一点啊?

maxplus2一问
不行

这个问题我不知道,呵呵,但是我还是要回帖,因为我真的很想回你的贴

不会你贴我就没法下载啊,呵呵,共产党万岁,回帖万岁.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top