微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 高手请进~~~

高手请进~~~

时间:10-02 整理:3721RD 点击:
请问各位高手有没有关于在FPGA中用原理图方式输入的资料啊?万分感谢。怎样用原理图的方式描述时序图?小弟万分期待!

ise里面就有原理图输入的啊,不过最好还是用行为级语言描述,简单方便容易查错

原理图太恐怖了点,实验室一师兄用原理图做CPLD,后来让我做,我给全废了,直接用HDL写完了。

我还是喜欢HDL写

?

个人觉得现在最好不用原理图作吧,不过原理图比较直观

我也知道,不过老大叫我用原理图做,请问下怎么用原理图的形式把时序描述出来啊?

原理图设计有用吗

刚进我们公司的时候 所有的设计全部是原理图的
原理图用异步的时序做比较容易
不过会写代码,画图应该也不是问题,道理一样的
多用工具自带的模块就好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top