微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教多时钟的综合问题

请教多时钟的综合问题

时间:10-02 整理:3721RD 点击:
如果模块中存在异步FIFO,并且采用了DDR时序,综合时该怎么加约束呢?

reference paper:

working with ddrs in primetime
complex clocking situations using prime time

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top