能否解释这个问题？
时间：10-02
整理：3721RD
点击：
定义了四个信号：
SIGNAL V :STD_LOGIC_VECTOR(8 DOWNTO 0);
SIGNAL H:STD_LOGIC_VECTOR(8 DOWNTO 0);
signal VS_Total_CLK:std_logic_vector(15 downto 0);
signal HS_Total_CLK:std_logic_vector(15 downto 0);
对它们进行如下操作：
IF (V=VS_Total_CLK AND H=HS_Total_CLK) THEN
V <="000000000";
H <="000000000";
end if;
问它们的位宽不等，能进行这样的操作吗?
我编译过，没有出错。但是总觉得怪怪的，哪位高手能解释一下吗?
SIGNAL V :STD_LOGIC_VECTOR(8 DOWNTO 0);
SIGNAL H:STD_LOGIC_VECTOR(8 DOWNTO 0);
signal VS_Total_CLK:std_logic_vector(15 downto 0);
signal HS_Total_CLK:std_logic_vector(15 downto 0);
对它们进行如下操作：
IF (V=VS_Total_CLK AND H=HS_Total_CLK) THEN
V <="000000000";
H <="000000000";
end if;
问它们的位宽不等，能进行这样的操作吗?
我编译过，没有出错。但是总觉得怪怪的，哪位高手能解释一下吗?
这样可能默认的是比较低9位，可以查一下相关的语法书。
仿真的结果正确吗?
仿真结果没有问题，我也这么认为，但在书上没有看到有这种语法。