微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:老扁超级版主

求助:老扁超级版主

时间:10-02 整理:3721RD 点击:
请大家帮我看看下面一段代码有什么错误。
generate
if (C_EVAL == 1'b1)
begin: cc_included
PRIM_SEQ_CHECKSEQ_CHECK(
.CLK(Clock),
.BYTE_EN(C_EVAL),
.SEQ_OK(SEQ_OK)
);
assign PSMEnable_int = (PSMEnable && ~SEQ_OK);
end
else
begin : cc_excluded
assign PSMEnable_int = PSMEnable;
end
endgenerate
编译的时候总是说第二行有语法错误,而且警告说“SEQ_CHECK”是一个未定义的模块。我实例化的是“PRIM_SEQ_CHECK”(已定义过了),而“SEQ_CHECK”只是我实例化时起的一个模块名。请各位帮我看看,到底是哪的问题。谢谢了。

检查下你的模块的名字写对了没有呢?
应该是那个错了吧

另外加一点点

好像generate里面像LZ那样例化好像不是直接用if的呢

谢谢你,实例化模块的名字检查过了,没错。另外,书上有例子就是generate后加if,所以现在真是找不到毛病到底出在哪,苦恼。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top