微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一下,进程process中是不是不能有两个时钟沿?

请教一下,进程process中是不是不能有两个时钟沿?

时间:10-02 整理:3721RD 点击:
如题目所问

我的意思是:是不是不能同时有两个时钟沿存在?

如果一定要用到多个时钟沿怎么办?

一个进程内部不可以有两个沿触发。
当出线某个信号sig需要被多个沿采样的时候,定义一个被采样信号的副本sigtmp。令sigtmp<=sig。
在两个进程里分别用不同的时钟沿对sig 和sigtmp采样。
用时钟信号作为mux2选择信号,sig的采样结果和sigtmp的采样结果作为nux2的输入。通过nux2将信号合并即可得到你想要的多个时钟沿采样结果。

貌似有些工具可以综合这种描述啊

不能,会产生错误的

问题已解决,谢谢小编!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top