问个找敲的问题,顺便请大家扫个盲....

在CPLD ATT1508要用多个时钟输入,是不是只能用GCLK1,GCLK2,GCLK3?我分配到别的引脚就提示违规分配,如果真的是这样,只有3个时钟输入有时候是不够用的.在数字电路中锁存器也是用门电路组合成的,那为什么就不能在芯片里面组合成很多D锁存计数器及时钟输入端吗?刚学CPLD,很多东西都是模模糊糊的,大虾要多敲几下,好让我开开窍....

是不是太简单不该问?,怎么没人扫盲的！

那样只能产生内部时钟，全局时钟资源是有限的。你用触发器分频可以产生内部时钟，但是触发器了需要时钟触发的。