微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大家看看这个问题怎么解决?

大家看看这个问题怎么解决?

时间:10-02 整理:3721RD 点击:
我设计了一个FIR滤波器(用的ISE哈)
使用了32个复数乘法器(乘法器师调用的IP core)
使用32个ROM(IP core)分别为乘法器提供系数输入
但是怎么会出现一下错误呢:

ERRORlace:419 - The design contains 32 BRAM components that are configured as
512x36 BRAMs and 96 multiplier components. The multiplier site adjacent to
the location of a 512x36 BRAM component must remain free because of ressource
sharing. Therefore a devicemust have at least 128 multiplier sites for this
design to fit. The currently chosen device has only 120 multiplier sites.
难道 Xilinx 的 IP 核 :rom 与乘法器的使用还有限制吗?
这个问题怎么解决啊

我没用过fpga
不过,看报错,好象是资源不够
换个器件试一下吧

不是吧?

啥意思哦

大侠
能否给小弟指明一下啊

ROM不够用了

RAM is not big enough, So it tried to share the RAM. In order to share the ram, the multipliers close to the ram cannot be used, them you don't have enough multiplier.
Change the device having bigger RAM or more multipliers.

是啊,作硬件应该考虑全面些

优化设计,减少面积。减少点不必要的功能。

我没用过fpga
不过,看报错,好象是资源不够
换个器件试一下吧

multiplier不够用了

又学了一点儿。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top