微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 初学者问一个问题

初学者问一个问题

时间:10-02 整理:3721RD 点击:
Quartus编译时出现这个错误,该怎样修改
Error: Top-level design entity "demo" is undefined

module binaryToESeg(eSeg,A,B,C,D);
outputeSeg;
inputA,B,C,D;
nand #1
g1(p1,C,~D),
g2(p2,A,B),
g3(p3,~B,~D),
g4(p4,A,C),
g5(eSeg,p1,p2,p3,p4);
endmodule
程序是这样的,我已经将它设为顶层文件了

TopLevel Moudle的名字要和Project名称一样
TopLevel Moudle的名字要和Project名称一样,所以程序应该由现在的
module binaryToESeg。
改为
module demo。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top