微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时钟提取技术

时钟提取技术

时间:10-02 整理:3721RD 点击:
最近在网上找了一圈,发现对从信号中提取时钟的技术几乎没有什么资源,无论是原理还是实现。现在想向这里的各位前辈求教一二。
1、从HDB3码中提取时钟,有哪些方法?我只看到有人说用dpll可以实现,但是具体的原理是什么?这里对dpll有和特殊的要求?
2、系统中只有32.768MHz的时钟,做时钟提取够用吗?
3、希望做过这个项目的前辈给推荐一些参考书,或是参考资料。可以发到我的邮箱:
zhaoy8610@yahoo.com.cn
希望能与这里的前辈成为朋友!

时钟提取技术
从HDB3码中提取时钟,有专用的芯片:
1) mitel 公司的 MH89792_2 加上 CD22103, PE65351 即可
2)用 intel 公司的 lxt332 加上 T1006 即可
注:lxt332 有多种工作模式 要仔细看说明 (稍微有点贵)
MH89792_2 较简单(价格比较贵)

时钟提取技术
是呀,我也觉得没什么资料,DPLL还好理解一点,可是对于SDH来说DPLL恐怕做不到了,这时又怎么办,还有,有很多IC,比如DS21348,只使用2M时钟,却能从E1口提取出16.384M的时钟,真不知是如何实现的。

WWW.EDABOARD.COM可能有你需要的资料

此论坛曾经有DPLL的设计样例,你可以找一找。始终提取一般都用DPLL或你直接买CDR也行。首先你应对信号作极性变换,再提时钟。

看Razavi的书

xilinx有CDR的资料,用4个相差90度时钟做的。你可以看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top