大侠估计一下这个IP的工作量

需要设计一个SPI interface controller，
rtl coding + simulation + fpga验证
最后提供的：
rtl 代码（verilog）
testbench
ip的说明文档。
由于需要设计一个标准IP,对代码的质量和说明文档要求比较高，所以opencore就算了
那位大侠估计一下工作量和完成时间

一个星期

admire老扁
一个星期够快了，你觉得这样的ip做下来应该开价多少?

这种小模块一般是免费奉送的。