笔试的一些问题,希望大家帮组.

马上就要毕业了,想去公司做FPGA方面的设计,只是自己对这方面感兴趣,看了一下往年威盛的笔试题,感觉很恐怖,不知道现在临时抱佛脚还管用吗?想了解一些电路仿真时序方面的问题,还有就是下面两个题,那位高手可以给我解惑.
1.how will u write dff using variable alone?
2.一个四级的Mux，其中第二级信号为关键信号，如何改善timing?
thanks in advance.

笔试的一些问题,希望大家帮组.
不是吧，各位小编也不帮忙一下。谢谢大家了！

1。if（！rst）else if（en） q <= d
2。第二个MUX放最后。

admire！

跟他说,最后MUX用transmission gate,会有什么问题,问死他,呵呵

不对啊,transmission gate mux 很快的

你这提的问题也太简单了吧。Design Compiler把什么语法综合成DFF，Mux关键路径怎么摆放，这都是最基本的。建议好好补习基础。

顶了。好东西啊。

使关键路径延时最短，放置靠近输出。