΢²¨EDAÍø£¬¼ûÖ¤Ñз¢¹¤³ÌʦµÄ³É³¤£¡
Ê×Ò³ > Ñз¢ÎÊ´ð > ǶÈëʽÉè¼ÆÌÖÂÛ > FPGA,CPLDºÍASIC > ΪʲôоƬҪ²å°ÎÁ½´Î²ÅÄÜʶ±ð³öÀ´£¿

ΪʲôоƬҪ²å°ÎÁ½´Î²ÅÄÜʶ±ð³öÀ´£¿

ʱ¼ä£º10-02 ÕûÀí£º3721RD µã»÷£º
´ó¼ÒºÃ£¬ÎÒ×öºÃÁËÒ»¸öоƬ£¬µ«ÊÇÔÚоƬ²âÊÔʱ£¬·¢ÏÖ±ØÐëÁ¬Ðø²å°ÎÁ½´Î²ÅÄÜʶ±ð³öÀ´¡£
ÕâÊÇʲôԭÒò°¡¡£
лл£¡
¡¢David

ÊÇÈȲå°Î?

ÊÇusb½Ó¿Ú¡£

Ò»¶¨ÊÇÁ½´ÎÂ𣬻¹ÊDz»Îȶ¨?Èç¹û¹Ì¶¨ÊÇÁ½´ÎµÄ»°£¬¼ì²éһϴúÂ룬¿´¿´bootµÄ³ÌÐòÊDz»ÊÇÕýÈ·£¬ÔÚ¿´¿´configureµÄÓ¦´ð¶Ô²»¶Ô£¬»á²»»áÓÐЩÐźÅÓÐtimingÎÊÌâ?
ÊÔÊÔÁ¬ÐøÁ½´Î£¨Ê±¼ä¼ä¸ôºÜ¶Ì£©ºÍ¼ä¶ÏÁ½´Î£¨Ê±¼ä¼ä¸ô³¤Ð©£©²å°ÎÓÐʲô²î±ð£¡

Éè¼Æ¿Ï¶¨ÓÐÎÊÌ⣬ ½¨ÒéREVIEWһϡ£

Copyright © 2017-2020 ΢²¨EDAÍø °æȨËùÓÐ

ÍøÕ¾µØͼ

Top