不同时钟域数据通信问题？

我原来写了一个功能模块，其直接读写sram，现要将该功能模块挂到AMBA总线上，但是该功能模块的内部时钟与总线时钟相差较大，请问在避免较大逻辑修改的前提下，有什么方法可以解决不同时钟域数据通信问题? thanks！

不同时钟域数据通信问题?
采用一个异步FIFO把所谓的内部时钟域转换到总线时钟域中，就可以了。

不同时钟域数据通信问题?
自己做握手逻辑吧

不同时钟域数据通信问题?
我原来读写sram的时序是连续的，所以用握手信号的话，读写地址等控制要修改；
异步FIFO是我正在考虑的一个方法，但是我担心异步FIFO会造成数据的不稳定，请问朋友有没有关于异步ＦＩＦＯ设计的资料，在此谢谢了！

不同时钟域数据通信问题?
注意跨时钟域的读写使能、和空满状态即可，逻辑很简单。

不同时钟域数据通信问题?
跨时钟域逻辑设计可以在很多HDL教材中找到，和两个时钟域的频率快慢有关系