微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大家还是抽空回答个问题嘛

大家还是抽空回答个问题嘛

时间:10-02 整理:3721RD 点击:
我想请教各位,我在作post place&route仿真的时候,顶层模块输出了很多中间状态,已经是说在时钟的两个上升沿之间有很多不同的输出,这是怎么回事?先拜谢了

大家还是抽空回答个问题嘛
glitch

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top