微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在ISE中verilog模块和它的测试文件.tbw如何关联

在ISE中verilog模块和它的测试文件.tbw如何关联

时间:10-02 整理:3721RD 点击:

各位高人:
我用verilog编写了一个模块,再用波形编辑器做了一个它的测试文件。当我将verilog模块的名字改了以后(仅仅是改了名字,其余的一点都没动),原来跟它相联系的测试文件(*.tbw和*.tfw)就跟他没有联系了,弄得我没法再继续测试了,只能重新再做一个,里面有好多数据呀!输入挺麻烦的!
各位有没有办法让我把那个失去联系的测试文件(.tbw )再联系上?免得我再重新做一遍!
请高人指教!我不胜感激!

在ISE中verilog模块和它的测试文件.tbw如何关联
好像tbw文件本身也是verilog语法的程序,你可以打开看看有什么地方不对了。

在ISE中verilog模块和它的测试文件.tbw如何关联
试试重新添加那个文件试试

在ISE中verilog模块和它的测试文件.tbw如何关联
波形编辑器是什么啊?我想仿真,但是不能生成.tbw,文件,一利用New Source,选择Test Bench WaveForm,生成*.tbw时就提示
"ERROR: ProjNav couldn't find an IPC port"?
请问这是怎么回事啊?已经郁闷很久了

在ISE中verilog模块和它的测试文件.tbw如何关联
模块名和文件名一般要求一致,看看是不是这个问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top