微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一下:什么叫“时钟提取”?

请教一下:什么叫“时钟提取”?

时间:10-02 整理:3721RD 点击:
怎样才能做到“时钟提取”?

请教一下:什么叫“时钟提取”?
“时钟提取”也称为时钟恢复、clock recovery,通常是指在信号(数据流)中恢复出与数据同步的时钟。

请教一下:什么叫“时钟提取”?
我一直想不通,到底怎么做到的时钟提取,还有,用锁相环怎么可能做到呢?锁相环不是用来平滑时钟的吗?

请教一下:什么叫“时钟提取”?
时钟提取针对的是那些具有同步头时钟的数据流而言的,因为锁相环除了锁相还具有同步的功能,所以比较合适!

请教一下:什么叫“时钟提取”?
有道理

请教一下:什么叫“时钟提取”?
[这个贴子最后由ggggay在 2004/12/16 08:55pm 第 1 次编辑]
这个说起来,倒是有点像我们电视机技术里的视频信号,假如我们把我们的视频信号比作是数据流的话,哪么在我们视频信号里的行、场同步信号正是时钟信号了,这个的确很像,因为在还原图像的时候,我们就是要用到这两个同步信号才能与发射信号同步,才可以还原出图像来。

请教一下:什么叫“时钟提取”?
时钟提取,在数字号传输中才有 ,当一串“01......“ 传输时; 发端不会将时钟也发到接收端,但也有例外:TTL 信号传输就是时钟和数据分两路传出去 ,但这种传输方式最治命处就传输距离太短,误码率较高;于是,人们就将时钟信号想办法通过编码在传输数据时有所体现,如 :HDB3 码传输 ,应此 就会出现在信号接收端要提取时钟 ;一般 针对不同形式的信号有对应的是中提取芯片。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top