微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问:ACEX1K时钟问题

问:ACEX1K时钟问题

时间:10-02 整理:3721RD 点击:
ACEX1K器件好像有一个外部时钟输入脚,但是我想有两个时钟输入,可不可以用一般的I/O脚作为时钟输入脚呢?

问:ACEX1K时钟问题
可以
关键的那个时钟使用这个时钟引脚

问:ACEX1K时钟问题
两个时钟都很关键啊,像acex1k这样的器件应该有两个专门的时钟输入脚吧,除了GCLK1我没发现别的啊?
小编它还有专门的时钟脚了吗?

问:ACEX1K时钟问题
没注意过
速度多高
如果几十M的话,用哪个引脚,问题都不大

问:ACEX1K时钟问题
负载重的用GCLK

问:ACEX1K时钟问题
一个是0-33MHz,另一个是100MHz
那看来0-33MHz的用一个I/O脚可以?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top