微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > SDRAM CLK问题

SDRAM CLK问题

时间:10-02 整理:3721RD 点击:
PC133的SDRAM, 它的CLK脚是不是最大速度不能大于7.5ns呢?,如果我加50Mhz行不行?

SDRAM CLK问题
应该不行的
对时钟有具体要求的

SDRAM CLK问题
个人认为可以。

SDRAM CLK问题
我加50Mhz,比133MHz还小啊?

SDRAM CLK问题
我看了一下
确实可以

SDRAM CLK问题
当然可以了

SDRAM CLK问题
可以的,我用过

SDRAM CLK问题
应该可以,使用PC133的SDRAM跑在66MHz都行,只要注意刷新时间就可以了

SDRAM CLK问题
肯定可以,我跑20M都行,同意楼上注意刷新就可以的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top