微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个问题:

请教一个问题:

时间:10-02 整理:3721RD 点击:
我用XILINX的X9572,做20路触发输出,采用了两种方案,一是20路触发器CLK单独输入,复位连在一起;二是20路触发器复位单独输入,CLK连在一起,编译结果出来后发现宏单元占用的不一样,方案1为用了20个宏单元,而方案2用了40个,其他的条件都相同,为什么占用的宏单元会如此不同,盼高手能帮我分析原因,我用的是ISE6.1I用原理图方式.谢谢! :em14:

请教一个问题:
可能有些东西被优化掉了。

请教一个问题:
to 3650054
能否详细说明?

请教一个问题:
你用的是同步复位还是异步复位?

请教一个问题:
我觉得可能是输出的问题了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top