微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > 射频综合技术问答 > 有关锁相环频率源

有关锁相环频率源

时间:10-02 整理:3721RD 点击:
现在开始做PLL频率源,现在有一下几点难点,希望同行能给与解答1、PLL的相位噪声,主要来至于哪里?鉴相器;VCO的相位噪声对PLL相位噪声有没有影响?
2,PLL的调频时间主要来之与哪里?’

PLL的相位在噪声在低端主要来自于参考信号、鉴相器、环路滤波器,在高端主要来自于VCO;第二个问题是调频还是跳频?

谢谢 解答,,,是跳频

在请问一下,PLL的低端相位噪声底噪是不是就是鉴相器的相位噪声

应该是参考频率相噪和鉴相器相噪的叠加有公式的,一般取它们之间差的那一个

谢谢啊 啊太感谢

THANK!

学习学习

之前也研究了PLL,搞了ADF4350/4351和ADF4360,想搞ADF4355和5355,一直没有时间

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top