微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 综合技术问答 > EDA使用问答 > 求助!Synopsys VCS 运行错误问题!

求助!Synopsys VCS 运行错误问题!

时间:03-15 整理:3721RD 点击:
我的机子系统是 Ubuntu 16.04, 安装了 vcs K-2015.09_Full64 版本。工程是verilog + C混合的代码。compile 和elaborate都没问题,在执行simv文件时,报如下错误:Error-[SC_RTG] Incorrect usage of Runtime Generics
Using Runtime Generics to change design hierarchy is not supported due to one of following reasons:
You are running partition compilation flow.
GEN_CODE_FOR_ALL is not set to TRUE in synopsys_sim.setup.
Please correct the cause and recompile your design.
我Google过没找到这个问题如何解决,有大神能指点一下么。谢谢!

我也遇到了相同的问题,请问你最后是怎么解决的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top