synopsys下好的generic library如何在vcs/dc/icc等工具中使用？
时间：03-15
整理：3721RD
点击：
现在手里有32/28nm的一个generic library，谷歌搜"synopsys 32/28nm"出来第一个就是。library根目录是SAED32_EDK，下面有三个文件夹，lib，reference，tech。
lib--io_spio_stdpllsramsram_lpstdcell_hvtstdcell_lvtstdcell_rvt
reference--chiptopflip_chiporcaREADMEwirebond
tech--dochercules_drchercules_lvshspiceicv_drcicv_lvsmilkywaystar_rcxt
不好意思我以前只用过cadence，RTL complier，SoC Encounter RTL-GDSII 等，tcl script和makefile都是弄好的。当时用nangate 45nm opencell library 做了一个RSA加密的asic实现，nangate的library自带一个“.v”结尾的verilog model。现在手里这个28nm的库貌似也有verilog，在lib下游stdcell_hvtstdcell_lvtstdcell_rvt三个文件夹，每个下都有verilog文件夹，然后每个里面都有一个.tv文件盒一个.v文件。hvt,lvt,rvt代表什么呀?我该如何用这个library做asic设计呢，说白了就是怎样用在synopsys的工具vcs/dc/icc/pt里呢?
新人一枚，有说的不对的还忘指教。先谢谢啦！
lib--io_spio_stdpllsramsram_lpstdcell_hvtstdcell_lvtstdcell_rvt
reference--chiptopflip_chiporcaREADMEwirebond
tech--dochercules_drchercules_lvshspiceicv_drcicv_lvsmilkywaystar_rcxt
不好意思我以前只用过cadence，RTL complier，SoC Encounter RTL-GDSII 等，tcl script和makefile都是弄好的。当时用nangate 45nm opencell library 做了一个RSA加密的asic实现，nangate的library自带一个“.v”结尾的verilog model。现在手里这个28nm的库貌似也有verilog，在lib下游stdcell_hvtstdcell_lvtstdcell_rvt三个文件夹，每个下都有verilog文件夹，然后每个里面都有一个.tv文件盒一个.v文件。hvt,lvt,rvt代表什么呀?我该如何用这个library做asic设计呢，说白了就是怎样用在synopsys的工具vcs/dc/icc/pt里呢?
新人一枚，有说的不对的还忘指教。先谢谢啦！
自己查到了字面意思 HVT是high voltage threshold，LVT是low，RVT是regular，介于前两者之间。但是还是不知道咋用这些文件。
hi.你能否上传一份synopsys 32/28nm generic synopsys 32/28nm stdlib and memory compiler
学校的东西不敢外传的。 这两个是做什么的呀?
多谢你的回复，前一个就是你提到的generic library，后一个是建RAM的，具体可以见
http://www.synopsys.com/Community/UniversityProgram/Pages/default.aspx。
谢谢！
can anybody get it please
很多感谢。
很多感谢。
没有人可以共享一下吗?
没有人可以共享一下吗?