谈谈我用ISE14.7遇到的各种问题

我用14.7有一段时间了，遇到了很多问题，我就叨叨几件，也可以为初用着提供点信息少走弯路。还有一些问题没解决，如有高手点进来，还请您多多指导。

Q1:与Synopsis的综合工具兼容变差。

举例1：添加IP核，用Synplify Pro直接综合时，会出错。解决方法：需要把IP核的xco文件从工程中remove，然后选择相应的.VHD或.V文件，才能综合。综合后缺少ngc啥的文件又不能实现，需在Translate Properties的 -sd中添加ip核的路径才能MAP&Place。而之前的版本添加完ip核直接可以综合布线。

举例2：从ISE界面双击View Synthesis Report，的确能打开Synplify的软件，但是不能使其打开本工程（只能打开的Synplify上次关闭时保存的工程），也看不到report。此链接的功能完全没用，跟在开始菜单手动打开Synplify一样的效果。（这个纯属唠叨，自己手动打开即可）。

我还真不太想用xst综合。（真有一次，Synplify Pro综合后好用的程序，换XST综合后实现不了功能）。

Q2：工程带microblaze，用Modelsim仿真时，提示有些ip例如microblaze7.5没有库函数。多次用编译库发现，ISE和EDK编译的库的输出路径不一样，即使在GUI选一样的输出路径。需把所有库手动拷贝到同一个目录才能实现仿真。

Q3：单独使用DDR2核（MIG生成，型号：MT47H64M16XX-3）时，综合通过，MAP&PLACE不通过。用13.3没问题。至今未解决，一遇到带DDR2的，立刻使用虚拟机换13.3实现。

最无助的一个问题，大家也帮不了我的，同一个驱动屏的程序，用14.7生成的会闪屏，13.3生成的却不会，而时序报告显示均满足约束。

非常感谢

非常感谢

Xilinx的最终版，看来不准备更新和解决了

小编电脑什么系统?

win7 64位，跟这个有关系吗?

我刚从11转到14.7. 好像还不错.

小编你好
这个问题：同一个驱动屏的程序，用14.7生成的会闪屏，13.3生成的却不会，而时序报告显示均满足约束。
最后是如何解决的?我现在也碰到类似的问题

感谢小编分享 太棒了

最简单的是换用13.3。
另外一种方法是把所有能约束的时钟都约束上。
14.7好像没有以前智能。例如我读写某个Flash时，时钟16M时读写正确，20M时读写失败，而该Flash的手册可以支持到33M。当我在ucf文件给所有时钟频率，占空比等等加上约束后，就能读写正确了。