在1.8v/3.3v工藝下的5V供電設計

目前有一個project想在1.8v/3.3v工藝下做，但是該project的輸入電源電壓是5V。在電路內部可以通過一些方法避免MOS device偏置在5V沒有問題，IO PAD power/ground也可以通過5v-3.3v的LDO提供，但是5V輸入電源的IO PAD只能也是5V啊。看IO PAD文檔內有寫power rAIl不能超過3.63V，否則IO可能永久性損壞。所以個人感覺這project沒辦法在1.8v/3.3v工藝實現。
但是呢，聽說是有chip在1.8v/3.3v工藝實現，而且其輸入電源可以達到5.5V。這就讓我很是疑惑了，所以想在這裡請教前輩：
1.8v/3.3v工藝到底能不能用在5V電源輸入的產品?如果能的話，IO PAD這塊又是如何處理的呢?
能給出第一個問題的明確解答我就已經很滿足了，謝謝！

How about checking TTL I/O device with your PDK vendor?

拜託，不懂就別PO。
5V到1.8V/3.3V邏輯，有LEVEL SHIFTER。

1)TTL需要Bipolar電晶體，BICMOS製程有，CMOS製程沒有。
2)BICMOS製程，比CMOS製程貴，只為了IO，CP值太低。
3)CMOS製程的IO，不用TTL，也能升降壓。
開過 SoC 的人都知道怎麼做。

現在用的是tsmc 0.18um 1.8V/3.3V MS/RF process。內部升降壓倒沒有問題，問題在於IO PAD允不允許5V的電源輸入。看analog IO資料，power rail是不能超過3.63V的。
不過我又看到有直接用PVDD3A把5V電源接入的。有點懵，也沒個人給解釋解釋，哎。

喔，我搞錯了，真不好意思。
你說的POWER RAIL不能超過3.63V，會不會是1.8V元件的POWER RAIL?
是的話，就解釋的通了，因為3.3V元件，可以耐5V。

實際上1.8V/3.3V的process是有5V tolerant的I/O PAD的，所以5V如何送到chip內的問題就不存在了。

内部电路可以做，IO就可以做，方法都是相同的啊，不要让一个MOS承受5V啊