微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 综合技术问答 > EDA使用问答 > cadence verilog编辑器配置

cadence verilog编辑器配置

时间:03-15 整理:3721RD 点击:
请问是否可以配置virtuoso的verilog编辑器?谢谢。

EDITOR环境变量试试看。

上一篇:Ansys EM16.2 Win64 PJ
下一篇:最后一页

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top