微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 综合技术问答 > EDA使用问答 > TSMC40G工艺下PLL和PCIE IP 核

TSMC40G工艺下PLL和PCIE IP 核

时间:03-15 整理:3721RD 点击:
求TSMC40G工艺下PLL和pcie IP核,如有资源请联系,重酬
PLL技术指标,输出频率能够接近或达到1G赫兹
Pcie 2.0,串口频率5G,最好是syn家的

can your GDS pass the scan?



能解释下什么叫pass GDS scan么?

顶一下这个帖子

这玩意能公开卖?不怕被告

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top