微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 综合技术问答 > EDA使用问答 > 关于tetramax

关于tetramax

时间:03-15 整理:3721RD 点击:
在做tetramax时,需要读入标准库(io、sc....),但是我在智源科技提供的库里面没有找到可以使用的verilog网表文件,有vhdl和edif的,但是我加载了edif的网表,显示有一个module undefined。是不是因为我导入的用来做分析的测试网表是用verilog写的,所以读入的库也只能是verilog的,但是智源科技提供的库中verilog文件夹中的文件都是lib和lib.src形式的,这两种格式的文件貌似read_netlist不识别。希望帮组解决,读入标准库的问题。

估计是module没详细定义

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top