微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 综合技术问答 > EDA使用问答 > 求助:关于cadence 的pad designer界面问题。

求助:关于cadence 的pad designer界面问题。

时间:03-15 整理:3721RD 点击:
求助,为什么我的pad designer parameters标签的界面如jpg1.jpg,而与别人的(如jpg2.jpg)不同呢?哪位师兄能否指明。我用的是candence allegro 16.2,我在《cadence高速电路板设计和与仿真》(第3版)这本书上看到的界面有jpg1那样的,也有jpg2那样的,不知是否是设置问题呢?



我的pad designer界面



我也有同样的问题,做PCIE连接器时需要选用blind/buried,但是不知道如何选。

上一篇:synopsys pt2008.12-sp2
下一篇:最后一页

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top