微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 综合技术问答 > EDA使用问答 > LTspice 仿真时提示最上面的PMOS管悬空，可我都连接了，这是为什么

LTspice 仿真时提示最上面的PMOS管悬空，可我都连接了，这是为什么

时间：03-15 整理：3721RD 点击：

这不是很平常的事嘛，pmos的模型里没有连接嘛，很多模型都需要自己修改的

最好上图大家讨论

上一篇：EDI 13.2
下一篇：最后一页

悬空仿真我都 LTspice PMOS 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top