微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 综合技术问答 > EDA使用问答 > encounter clock gate

encounter clock gate

时间:03-15 整理:3721RD 点击:
各位老大!
请问我在用encounter timing analysis的时候,发现有一条path是clkgate,hold和setup都是负的,而且很大,请问做encounter的时候对clkgate有什么特别要求和设置吗?

非常感谢啊 !

没人看啊?



帮顶一下,同问,好帖子,别沉了

帮顶一下,同问,好帖子,别沉了

帮顶一下,同问,好帖子,别沉了

一般是不会看clkgate。 这个即使有violation也不会有什么危害啊,大不了时钟的第一个周期不用就好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top