微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 综合技术问答 > EDA使用问答 > VCS 200906 DEV 电路图生成功能错误

VCS 200906 DEV 电路图生成功能错误

时间:03-14 整理:3721RD 点击:

root 下使用命令
vcs -f adder.f -debug_all -gui
启动,dve 调试一个lab,选择某个模块然后点击生成电路图,需要很久dve 才能反应过来,至少3-5分钟。大家有碰到这种情况吗?如何来解决,到底是什么原因?谢谢。
---
电路图可以正常生成,但是速度太慢了。如果这样,基本不能使用这个功能了。
平台:
vmware centos 4.8(redhat linux 4 u7 as 下也如此)
vcs 200906
使用论坛上 40k的 src

问题已解决。原来是vmware 配置太低,在vmware 中使用 1G内存,并虚拟 双核cpu,同时在windows 电源管理中开启全面加速。
--
这样dve 工作起来就非常流畅,没有任何卡的感觉。

thanks

2# ybchen08
kankan

请问小编,
你用的dve正常吗,
怎么我用一会他就异常错误退出了,
我的虚拟机内存设置1.7G,够大了,也设置了双核,
但是,你说的电源管理加速,我不知道在哪里设置。



电源管理可以不用理会。用 40 k的那个生成license。如果还有问题,那可能是你的os 不兼容或其他。

5# tedazsx
你有vcs200912吗,能不能共享一个给我,谢谢

thanks for sharing

thanks for sharing

no much data but thanks

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top