微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 电子元器件 > 82C54定时器级联,时序问题求解

82C54定时器级联,时序问题求解

时间:10-02 整理:3721RD 点击:
82C54含三个独立的16位定时器,将T1和T2级联使用时,将T1的out接到T2的CLK,使用方式2计数,但是问题在于当t1由2变的的clk时钟下降沿时,out就输出触发T2减1,但是中断触发此时的数值,将会产生FFFF的差值,有什么好的解决办法吗


看到有资料接了T1的out经过反相器再接入T2的CLK,理论上可以解决高位提前一个脉冲减1 的问题,但是没有经过实际验证

上一篇:S9S08DZ60F1MLF
下一篇:电感的定义

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top