关于去耦旁路电容问题

大家好，现在小弟有个问题还没想清楚，希望各位帮忙解决。
       1、为什么电源输出端一般接一个4.7u~100u的大电容，再串一个0.01u或0.1u的小电容?
           很多人是看别人的电路是这样接的，或是别人的经验告诉自己这样接，或者是自己做出来板子后试验总结出来的经验确实是      这样，大概意思我都了解了一下，说什么大电容可以滤低频，还有在电源突然要大电流时给电源补充电量，而小电容滤低频，它们的滤波特性只在一定频率范围内有效，所以要用两个，一大一小。这只是一个很笼统的分析方法，这里我有个想不明白的地方就是它们的频率范围，如果它们的频率区域有一段没覆盖到，那么那段频率的噪声（或者说干扰）就会对电源产生影响了。能不能给出一个相对准确的模型分析一个这个问题?比如说PSPICE模型。
      2、同上面的问题差不多，就是芯片周围的电源的附近接个小电容，为什么我要接这个值?
      3、对开关，如果开关闭合时上升沿用时2ns，那么它会产生多高的频率干扰?最高是多少（如果信号强度下降到10%时）?那公式怎么算?
      4、对高速信号，芯片引脚的输出电阻我怎么知道?很多人会接一个33ohm的电阻，原因是有人说芯片输出电阻大约是13ohm，那么13+33=46ohm和50ohm差不多，就差不多达到阻抗匹配了，但不是什么芯片的输出电阻都是13ohm吧?频率不同时输出电阻也会不同。
      5、对高速信号，走线，过孔等的等效模型有没有?我怎么分析它们的电阻、电感、电容?

坐一次沙发

后各家各户就

专业问题了哇，相当厉害啊~~

问题很好，同求

同问同求~~~

查了一下资料，回答一下小编第二个问题
数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。
1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。   每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。
    此外，还应注意以下两点：
    （1）在印制板中有接触器、继电器、按钮等元件时，*作它们时均会产生较大火花放电，必须采用RC电路来吸收放电电流。一般R取1～2K，C取2.2～47uF。
    （2）CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

小编看问题很认真透彻，模电的东西就得像这样思考才能弄懂。等我弄懂了再来解答。

电容的作用：http://hi.baidu.com/1252054236/item/b09bb118d221bb9188a956c2
旁路、滤波电容：http://hi.baidu.com/1252054236/item/e4d7f3000dccb59c3d42e24b

复制下来！我自己好好学习！