求助仿真片上变压器时出现的报警

各位大侠
本人做的是片上变压器课题，看了一段时间文献后尝试用HFSS对一个平面变压器进行仿真
设置线宽12um，间距2um，方形，整个两个线圈耦合后外径为450um
结构画好后就一直报警提示slove inside需要一个更大的网格，但是刚入门实在不怎么会网格设置，都是按照教程里一个简单电感的设置来的
解决频率设的15GHz，sweep设置插入扫频0.1-15GHz，问题来了，最大迭代次数设为默认20次会出现内存不足报错，而我硬着脑袋一个个修改参数试验发现可以把最大迭代次数设为5的时候可以解决报错，但是会有一个在标准参数下不收敛的报警
我担心这个报警会影响结果，特地前来求助各位大侠，这个报警是否要紧，以及有什么办法能解决上面那个网格报警

迭代次数越少，误差就越大！至少是15次吧！

小编留言：

感谢管理员的热心回答和加分

管理员不要误导新人。迭代次数的确是越多越好。但一般收敛差为0.01时的数据就可以采纳了。我仿了这么多结构，迭代次数就没有到过15次。一般是6-8次。LZ的问题是电脑带不动这么多网格。解决方法是要么换电脑，要么减少迭代次数。还有有限元算法扫这么大的频率范围是没有意义的。

小编留言：

刚入坑限制发帖导致没办法直接回复，我写在了楼下希望大侠能看到

首先十分感谢大侠的关注和回答
关于扫频设置，我看过的文献仿真结果都是0-15GHz甚至更高，但是具体设置文献都没有给出，所以我硬着头皮看了点教程就设了解决频率15GHz插入扫频0.1-15GHz，您说的没有意义我还是不太懂，可以花点时间详细说一下吗?或者说一下应该如何设置我自己再研究研究，多谢大侠
还有减少迭代次数的确没有出现内存不足报错了，但是出现adaptive passes did not converge这个报警真的不会影响结果吗?

三言两语也说不清楚。从现在的情况看只能减少迭代次数了。至于准不准那就呵呵了。

扫频带宽太大了，可以分段扫频，低频段迭代次数可以多些，高频段考虑内存问题可以减少迭代次数

小编我回来了
我在网上查了很多，然后把XP系统限制单个进程占用内存给解除掉后再把迭代次数往上加，已经可以加到10次了，再往上就还是会出现内存不足报错
但是还是会出现那个adaptive passes did not converge based on criteria的报警
查了教程自己也明白迭代次数可能还是小了点，但是再次求助一下大家还有什么其他方式解决吗?或者说，出现这个报警对结果会造成多大的影响?无视掉这个报警出来的结果还会比较精确吗?