微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > HFSS仿真学习交流 > lumped port 阻抗设置

lumped port 阻抗设置

时间:10-02 整理:3721RD 点击:
芯片输出阻抗为40-j190欧姆,设计直接匹配芯片的天线,即共扼匹配,就是设计天线的输入阻抗为40+J190欧姆,那么要在lumped port 中,将阻抗设置为多少呢

在仿真结束后,后续处理可以把端口阻抗改成你所需要的值,试试看吧

我就是想知道,应该把端口阻抗设为40+J190,还是40-J190

把端口阻抗设成与输入阻抗一致,那么得到的是理想匹配情况。这得看实际需要了吧。
虚部为正是感性的,虚部为负是容性的,要想匹配的话当然要与输入阻抗值相等,而不是加负号。

输入:相等
输出:共呃?

应该是40-j190。

受教。
不知道建模的时候如何使模型的输入阻抗为设计值?(比如这里的40+J190)

这个问题我也很困惑,到处寻求解释。要想搞明白这个问题,我想有两点需要首先弄清楚:
1.lump port的阻抗值到底是什么值?是端口处的特性阻抗?还是从端口看进去的阻抗值?默认的都是50欧。如果是特性阻抗值,那么应该是实数(特性阻抗可以为复数吗?我看国外论坛上讨论得很复杂,有人说可以,有人说不可以)。
2.lump port 的阻抗值在HFSS里用来计算什么?好像是用来计算端口与天线的匹配程度,散射参数等等,从这些应用来说似乎是特性阻抗。疑问就在于,如果它是特性阻抗,对于小编说的这种天线直接连接芯片的情况,特性阻抗又该设为多少?
希望了解这个问题的朋友好好解释一下,也希望大家都来讨论这个问题,把这个问题搞清楚。

小编说是40-j190,那就是认为其阻抗是端口看进去的阻抗值了。如果是这样的话,在该频点芯片阻抗与天线阻抗是共轭匹配的,功率应该是最大传输。然而,仿真的结果显示,其返回损耗并不是在40+j190处最小,而是在别的频点。倒是将端口设置成40+j190,返回损耗最小点在天线阻抗40+j190处,从这点看,似乎端口阻抗是特性阻抗。
个人一点愚见,很多不懂的地方,希望大家拍砖。

我认真的思考了下。天线的输入阻抗是40+j190,那么将端口也设置为40+j190,则算出来的反射是最小的(理想在该频点应该为0),但是芯片点的输入阻抗是40-j190。所以应该把lumpport的特性阻抗设置为40-j190才符合实际情况。

设置成40-j190的话,反射可能就很大了,根本就不符合功率传输的匹配条件。
不能因为芯片的输入阻抗是40-j190,就把lumpport的特性阻抗设置成4--j190,输入阻抗与特性阻抗是两个概念吧?

斑竹们都来讨论讨论吧

也正在咨询这个问题,请高手指教?

可能HFSS就没有考虑这个问题,感觉designer和IE3D更适合做这样的仿真

我学ie3d不久,但是没发现ie3d可以设置端口阻抗呀?
是不是ie3d的端口阻抗都是默认50欧姆?

IE3D是可以设置端口阻抗的,默认的是50

我也是才开始学IE3D的,主要是网上看到说可以设置,应该是v11以后的版本吧

在ADS的momentum中好像也不能改端口阻抗的值
我觉得有可能这个就是一个特性阻抗值,以前我也做个这样的仿真,把端口的阻抗设置成复数,然后看Z参数,发现我不管怎么调整端口的输入位置,都很难在工作频率上同时使实部和虚部与设定的值相等!

这正是设计的关键所在啊,具体问题要具体分析啦,呵呵

我也做过相同的试验,
如果芯片的输出阻抗为40-J190,那么将端口阻抗设为40+J190,符合天线的测量结果
如果用ADS,则将端口阻抗设为40-J190,符合天线的测量结果


试答一下吧:
1,特性阻抗和输入阻抗当然是两个概念,但完全匹配时(指阻抗匹配而非共轭匹配)输入阻抗等于特性阻抗,因此事实上HFSS中lump port所设置的到底是什么阻抗,根本没有意义,如果要解释为特性阻抗也行,特性阻抗可以为复数,只有当传输线完全无耗时才为实数,书上当然都取理想情况了,所以很多人误以为特性阻抗就一定是实数可以理解
2,天线输入阻抗为设置值时即为匹配,这一点,从平时仿真看,端口阻抗设置不变,改变天线结构从而改变输入阻抗或者天线输入阻抗不变,改变端口阻抗设置都可以得到匹配的S参数。小编的情况,个人觉得如果看S参数,当然是设为阻抗匹配即两者相等时才有好的匹配,共轭匹配可得到最大输出功率,这在S11图上是得不到体现的,最好的解决方法是同时做到共轭匹配和阻抗匹配,即通过带线匹配把虚部消掉。

我觉得lumpport设置的阻抗值可以理解为端口连接的馈线的特性阻抗。这里要实现的匹配为行波匹配,即我们设计的模型输入阻抗要与馈线的特性阻抗相等,从而保证馈线不被击穿。
而小编的问题是如果没有馈线,直接连接源与负载,这样就需要他们之间实现共轭匹配,来保证功率的最大输出。这时已经不必考虑与馈线的行波匹配了,因为已经根本没有馈线,不必考虑其功率容量问题。
但是,HFSS默认模型是与馈线相连的。所以lumpport还应理解为馈线的特性阻抗,需要实现行波匹配。
所以我认为还是40+j190

看了,还是没看懂,呵呵

学习下,以前也考虑过这个问题
不过没真正钻研过

最近小可也遇到类似的问题,我试过了,在ADS里面,直接把两个复数阻抗的负载连接起来仿真,如果两个负载阻抗相等,则S11在-8左右(大概了哈,具体数值不太记得),而如果两个阻抗相共轭的话,则S11几乎为-inf,这个是不是可以告诉我们,如果在ADS里面仿真,对于天线而讲,当他的输入阻抗为芯片阻抗共轭的时候,反射可以达到最小?我的建议:把天线的仿真结果导出snp文件,导入ADS,将芯片的阻抗接在天线的输入端口。

請問guanyujing 您如何在ADS內把两个复数阻抗的负载连接起来仿真?

对于芯片阻抗为复数的情况,lumped port的参考阻抗设置为芯片阻抗的共轭值。
kurokawa有一篇关于复阻抗的文章,可以参考一下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top