微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > 微波射频仿真学习讨论 > 合路器插损问题

合路器插损问题

时间:10-02 整理:3721RD 点击:
本人毕业设计是做一块3频合路器(WLAN/TD-SCDMA/SCDMA),现在调出来TD和SCDMA的插损都在3dB左右,放宽通带1倍也只能达到1。9左右,但是WLAN 一路就一直没有问题。有XDJM知道这是为什么啊?现在找不到原因啊!

是啥类型的?同轴?

这个合路器应该很简单的啊?不明白LZ是怎么设计的.请LZ描述详细一点.

是同轴的。先初步认为是 单腔Q不够,当然我仿真是够的~!
所以想请问一下大家,在腔体已经定型的前提下,想提高单腔Q值是不是只能通过镀银来解决?或者还有其他方法!?
先谢谢大伙

镀厚银也提高不了多少了,说说单腔多大的?以及腔数?

单腔足够,35*35*24,仿出来的无载Q有4500以上,但做出来就不行了!
或者还有一个问题,就是还有除镀银以外的因素影响无载Q值?

插损应该在0.7以下啊,不知道你其他指标是否有很高要求?

不行的话,LZ把具体尺寸,以及指标说下,我帮你设计一个算了,还负责调试完毕。只是稍微收点费用。呵呵

将调谐的杆子少下点,这是个很重要的因素!

收费是不好滴,我们的宗旨是尽可能的帮人解疑答惑.
那合路器除了镀银还是镀银,还可以镀镀铜不过损耗又相差一个档次了,应该符合你的要求

谢谢各位小编!
现在等我把镀银先搞定了,如果实在不行,恐怕就要请各位帮忙了
还有kinn小编说的是,我的杆子下得有些深,这是不是也会影响到插损?
下次注意

估计他这个不是螺钉下得深的原因,TD-SCDMA调谐螺钉不可能下太深的.再说,下深了,插损也不会有这么大影响.最多也就0.1-0.2dB左右

学到了东西,有赚到了金币,美事!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top