微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > 微波射频仿真学习讨论 > 安捷伦针对RF集成趋势的新测试方法

安捷伦针对RF集成趋势的新测试方法

时间:10-02 整理:3721RD 点击:

关键字: RF integration  射频集成  System-level test


变化是无线世界唯一不变的东西。随着业界推动无线产品的单芯片解决方案,新型无线电架构正在涌现。我们可以在移动电话、WLAN、蓝牙和更多其它应用中看到这一点。这一RF集成趋势要求测试方法也必须做出基本的改变,以在确保产品质量的同时将测试成本也最小化。 测试方法受测试接入点可用性影响。今天,许多无线电设计都为每个单独模块的参数测试提供必要的接入点。随着集成度的提高和测试接入点的减少,我们需要创建一种新的测试方法。 今天的简单调制无线电(如蓝牙和无绳电话)就是一个很好的例子。单芯片上最常见的划分包括射频(RF)无线电与信号编解码功能。在多个RF激励条件下,一般在接收器上采用误码率(BER)测量来替代对接收器上每个单独模块的参数测试。 第二个例子是利用数字结构设计的无线电的出现。这一发展趋势将增加系统级芯片(SoC)上RF集成的比例,并改变无线电设计所使用的功能模块。例如,可用采样数据转换器来代替传统的解调器及A/D转换器功能。这些新的设计很可能不支持传统的测试方法,并增加对系统级测试的依赖性。 类似BER的系统级测试,不仅可以利用很少的接入点配合集成的无线电架构,而且还能提供真实环境下的测试条件,以此确定无线设备的真正性能。这种测试方法对于当前具有高峰/均值比的数字编码信号来说尤为重要,这在蓝牙、WLAN及蜂窝电话等无线标准中都得以体现。BER、误差矢量幅度(EVM)、邻信道功率比(ACPR)等系统级测量将利用单一测量来捕捉大量设备故障。这些系统级测试可识别多种系统缺陷,如不良信噪比(SNR)、寄生信号(本振泄漏、谐波、互调等)、相位噪声与 I/Q1失衡(幅度和相位)、以及各无线模块的串扰与隔离等。不同激励条件下的无线电,都可使用系统级测试和少量基本功率测量进行完整测试。 系统级测试 随着新型无线电架构的出现,系统级测试对于利用有限测试接入点确保产品质量非常关键。这种趋势要求测试系统集成高性能的数字、模拟及射频功能,以便支持当前的EVM、BER、ACPR测量,以及新兴的宽动态范围调制格式。 例如,IEEE 802.11a/b/g WLAN收发器上的EVM测量,要求测试系统RF接收器带宽大于22MHz、无寄生动态范围(SFDR)大于80 dB 、并具有高性能模拟功能。 为支持无线电及基带处理器之间的高速接口(如被提议的Jedec JC-61标准或PCI-Express),测试系统需要高速的数字引脚(速度最高达2.5Gbps)。一般地讲,为了确保获得与参数测试相同的覆盖范围,RF激励的要求范围从简单的CW2或单音调制输入到带有多调制载波和CW干扰音的较复杂信号。 降低测试成本 将无线电集成到SoC或SIP中实现了一种复杂的测量设备。这个设备将同时包含逻辑、嵌入式存储器、高速存储器接口(如DDR4),连接到A/D和D/A转换器的类模拟混合信号模块,以及现在的RF无线电。所需的测试系统将同样复杂,并具有一系列功能。 为了使所有测试系统资源的使用效率最大化,同时缩短测试时间,可采用当前复杂混合信号设备生产中所使用的一种方法。这种称为并行测试的方法包括在一个设备上同时测试多个IP模块。例如,逻辑与存储器测试可与RF无线电测试并行。特别的是,并行测试需要在SoC设计阶段对可测试设计(DFT)进行特殊考虑。基本要求是分隔SoC上的IP块,以对各IP块能够进行单独的访问、观察及控制。 提高吞吐量并减少测试成本的另一项技术是同时测试多个设备。实现多点测试之前,必须检查所需的测试资源数量,以确定测试系统是否配备了所有必要的功能,特别是用于测试处理器、嵌入式存储器及DSP的数字引脚是否足够。 分析DUT(待测设计)板是否需要其他硬件同样很重要,例如RF激励功分器、开关以及衰减器等。为了实现多点测试而增加足够资源的成本与可达到的吞吐量提高之间必须进行权衡。 总之,带RF的高集成SoC的测试方法将在很大程度上依赖于可用测试接入点及测试成本目标。系统级测试,例如EVM、BER及ACPR等,允许使用有限接入点对集成的无线设备进行全面及现实条件下的测量。而执行多点和并行测试,则可以极大减少复杂RF SoC设备的测试成本。 作者: Mandy Davis, Gina Bonini,93000 SoC系列产品经理,安捷伦科技公司,E-mail: mandy_davis@agilent.com, gina_bonini@agilent.com

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top