微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > 微波射频仿真学习讨论 > 关于PLL鉴频鉴相的取值问题

关于PLL鉴频鉴相的取值问题

时间:10-02 整理:3721RD 点击:


如图所示,
我想请教各位,fc和fo是否可以是整倍数或整分数关系,即,fc=fo*N或fc=fo/N
如果可以的话,这样建立电路的好处和坏处是什么呢?
为什么不直接在电路里加上倍频器或分频器呢?

PLL有整数的,也有分数的.
一般情况Fc和Fo前都是有分频器的,有单片机或逻辑电路控制分频比,你这图简化了的

楼上的意思是不是PD/FD必须取相同的频率?即fc=fo?

是呀,PD是相位监测器,比较fc和fo的相位差,FD是频率监测器,比较两者的频率差

我原来也是这样理解的,
但是前几天在公司看到本书,说可以锁N次谐波(分频锁相),倍频锁相的原理忘记了,
明天去公司再看看

锁N次谐波,原理上应该是可以的,就是出来的幅度可能小了,要在VCO后加个滤波器虑调基波:love


鉴相频率等于Fvco除以N。N可以是整数,也可以是小数。鉴相频率一般是参考频率除以R计数器的值。整数分频的频率最小步进等于鉴相频率。小数分频的最小步进可以小于鉴相频率。

锁斜波的方法不现实阿!至少滤波器不好取!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top