层次图总线网络不连的问题

在画层次图的时候，好几个子图有总线端口，我用总线把各个子图总线端口连接起来，生成PCB的时候发现有些子图的总线没有连接，项目编译时老提示总线网络重复定义，这是怎么回事啊?