AD6.0高手帮忙！

如何在AD6.0中同时修改几个相同元件的封装，知道的帮帮忙！

谢谢！

请教：PROTEL覆铜技术

 各位高手：我在做PCB的时候，每当我覆铜的时候都会造成DRC规则检查不通过，错误如下：

Processing Rule : Width Constraint (Min=30mil) (Max=30mil) (Prefered=30mil) (Is on net GND )
   Violation         Polygon Arc (10780mil,7100mil)  BottomLayer  Actual Width = 3mil
   Violation         Polygon Arc (10920mil,7100mil)  BottomLayer  Actual Width = 3mil
   Violation         Polygon Arc (10640mil,7100mil)  BottomLayer  Actual Width = 3mil
   Violation         Polygon Arc (10780mil,7100mil)  BottomLayer  Actual Width = 3mil
   Violation         Polygon Arc (10640mil,7100mil)  BottomLayer  Actual Width = 3mil
   Violation         Polygon Arc (10220mil,7312mil)  BottomLayer  Actual Width = 3mil

这到底是为什么?我用的是PROTEL99SE，在覆铜的时候要注意什么?