微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Protel / Altium Designer > 请教一个铺铜问题

请教一个铺铜问题

时间:10-02 整理:3721RD 点击:

protel 99se中铺铜,设置grid size 20mil ,  track width 22mil,连接网络为GND,铺完后做DRC,

报错信息

 “ Processing Rule : Width Constraint (Min=30mil) (Max=30mil) (Prefered=30mil) (Is on net GND )
   Violation         Polygon Arc (8983mil,9528mil)  TopLayer  Actual Width = 22mil
   Violation         Polygon Arc (8983mil,9528mil)  TopLayer  Actual Width = 22mil
   Violation         Polygon Arc (8673mil,9798mil)  TopLayer  Actual Width = 22mil

。。”

请问大家这是什么问题呀,如何解决?不胜感激!

因为你已经设了地线的最小宽度为30mil.

伟韬电子工作室

http://www.wwpuestc.iambm.com

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top