如何使用Altium Designer6的FPGA引脚约束文件导入功能

设计带有FPGA或CPLD元器件的电路时,每个电路设计工程师都会为几百个引脚标号的分配非常苦恼,如果告诉你有一种工具可以轻松地将定义好地FPGA引脚约束文件,通过导入命令直接标注在电路原理图的设计中将会最大限度的节约你在设计中所花费的时间以及保证引脚分配上的数据准确性.
这就是Protel最新的版本Altium Designer6中自带的一个功能,如下图.