微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Orcad > 请教:自定义的库,器件有两个脚为NC,总是报错,不能生成netlist

请教:自定义的库,器件有两个脚为NC,总是报错,不能生成netlist

时间:10-02 整理:3721RD 点击:

我刚自学用capture,自己做了一个元件,定义了1,3脚,name都是NC,保存时就警告:管脚定义重复。没有理会,继续生成网络表,报错:

Design Name:D:\orcadtest\zyf.dsnNetlist Directory:D:\orcadtest\allegroConfiguration File:F:\Cadence\PSD_15.0\tools\capture\allegro.cfg

Spawning... "F:\Cadence\PSD_15.0\tools\capture\pstswp.exe" -pst -d "D:\orcadtest\zyf.dsn" -n "D:\orcadtest\allegro" -c "F:\Cadence\PSD_15.0\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"#1 Aborting Netlisting... Please correct the above errors and retry.

Exiting... "F:\Cadence\PSD_15.0\tools\capture\pstswp.exe" -pst -d "D:\orcadtest\zyf.dsn" -n "D:\orcadtest\allegro" -c "F:\Cadence\PSD_15.0\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"

*** Done ***不知道什么原因,但是只要器件不定义两个重复的管脚名,就可以通过,不知应该怎么处理有两个同名的管脚问题,谢谢啦

你把这几个管脚名都为NC的,分别改为NC1,NC2等

生成Allegro网表要求管脚名不能有重复的

是不是用ALLEGRO时都把同名管脚这样处理啦,算起来同名也就只可能是NC和VCC、GND了,但是选择同名管脚为POWER时,就不会出错了?

除了VCC、POWER引脚之外的所有pin都不能重名

关注这个问题的解决结果

type change to power

读论坛帮助文件,确保您有相应的操作权限。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top