微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Orcad > 总线命名规则

总线命名规则

时间:10-02 整理:3721RD 点击:

我有一组信号线A[7:0],还有一个时钟信号CLK,我可不可以把它们组成一个总线信号:ACLK[8:0],最高位对应CLK,低8位对应A[7:0]。多谢指教。

不行,具有相同网名的英文字母才可以,组合成总线网络.

以下是引用joace在2005-7-5 16:52:18的发言:

我有一组信号线A[7:0],还有一个时钟信号CLK,我可不可以把它们组成一个总线信号:ACLK[8:0],最高位对应CLK,低8位对应A[7:0]。多谢指教。在Orcad中如果只画原理图,用powerpcb画板,总线不用命名,可以把所有你想连的信号都连上都可以,DRC检查会出错,说BUS没命名,但生成网表不会有问题,因它是以NET名为依据的,我很久就这样用了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top