微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vivado下仿真不能通过

vivado下仿真不能通过

时间:10-02 整理:3721RD 点击:
           有段时间没用过vivado了,现在再用时,所有代码的仿真都不能通过,之前写好的可以的现在也不能,
   如图,老是出现这样的报错。等着要提交作业,准备好的夜战的,这个时候软件出现问题,真是急死个人。望各位大神指导。


我就看看,保持学习的态度.

请问小编解决了吗,同样问题

请问小编解决问题了吗?遇到同样问题

在TCLconsole里面看看是不是有语法错误,一般有语法错误就是这样,Vivado不直接提醒

不知道各位解决了没有,我之前也遇到过,最终解决发现是因为test_bench写的有问题,遇到过好几次都是test_bench的问题,同样还要注意的是源文件和测试文件的路径是否是对应的文件夹,回答一下,希望对后面的遇到同样问题的朋友能有所帮助

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top