微波EDA网,见证研发工程师的成长! 2025年03月28日 星期五
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于在ISE中使用always @ (*)时报错

关于在ISE中使用always @ (*)时报错

时间:10-02 整理:3721RD 点击:
如图,根据提示的意思,是可以调节错误严重性使其降为warning,有大佬遇到过类似问题吗?请问怎么处理,感激不尽!


加载中...


加载中...

上一篇:modelsim仿真
下一篇:verilog 死区编写问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top