微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一个乘法器的设计问题

一个乘法器的设计问题

时间:10-02 整理:3721RD 点击:

请教一下大家~
一个连续输入数据X_data_in位宽为12bit,输出的数据X_data_out位宽为12bit,精度都是整型。需要进行乘法运算,其中一个系数a是8bit,精度为1/32,另外一个系数是b是10bit,精度是1/64.运算公式是X_data_out = a*X_data_in*X_data_in + b * X_data_in.
假设在某种工艺下,一个12bit和10bit的乘法至少需要1个时钟,请合理设计该设计单元。


我的公共号:一枚程序员 里边有介绍用法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top