微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Verilog HDL实现简单两位二进制数乘法

Verilog HDL实现简单两位二进制数乘法

时间：10-02 整理：3721RD 点击：

Verilog HDL应用实例

源代码

测试代码

仿真波形

上一篇：勇敢的芯板你玩转Altera FPGA
下一篇：求一本《数字滤波器的MATLAB与FPGA实现电子书》

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top